设置工具
R2026b要生成 HDL 代码,您必须配置要使用的工具、库和编译器。设置第三方工具后,您可以使用支持的第三方工具和硬件对生成代码进行原型构建。有关详细信息,请参阅 HDL 语言支持以及支持的第三方工具和硬件。
综合工具路径设置
hdlsetuptoolpath 函数
要将 HDL Coder™ 与受支持的第三方 FPGA 综合工具之一结合使用,请使用 hdlsetuptoolpath 函数将该工具添加到系统路径。在打开 HDL 工作流顾问之前,请将该工具添加到您的系统路径。如果您已打开 HDL 工作流顾问,请参阅为当前 HDL 工作流顾问会话添加综合工具。您无法在 Simulink® Online™ 中设置第三方 FPGA 综合工具。
hdlsetuphlstoolpath 函数
要使用 HDL Coder 进行 HLS 代码生成,请使用 hdlsetuphlstoolpath 函数设置综合工具路径。在打开 HDL 工作流顾问之前添加综合工具路径。
为当前 HDL 工作流顾问会话添加综合工具
Simulink 到 HDL 工作流
在 MATLAB® 命令行中,使用
hdlsetuptoolpath函数添加综合工具。在 HDL 工作流顾问中,在设置目标 > 设置目标器件和综合工具步骤中,在综合工具右侧,点击刷新。
综合工具现在可用。
MATLAB 到 HDL 工作流
MATLAB 到 HDL 代码生成
在 MATLAB 命令行中,使用
hdlsetuptoolpath函数添加综合工具。在 HDL 工作流顾问中,对代码生成工作流选择 MATLAB 到 HDL。在选择代码生成目标步骤中,在综合工具右侧,点击刷新列表。
综合工具现在可用。
MATLAB 到 HLS 代码生成
在 MATLAB 命令行中,使用
hdlsetuphlstoolpath函数添加综合工具。在 HDL 工作流顾问中,对代码生成工作流选择 MATLAB 到 HLS。在选择代码生成目标步骤中,在综合工具右侧,点击刷新列表。
综合工具现在可用。
检查您的综合工具设置
要在 MATLAB 中检查您的 Altera® Quartus® Prime Standard 综合工具的设置,请尝试使用以下命令启动该工具:
!quartus要在 MATLAB 中检查您的 Altera Quartus Pro 综合工具的设置,请尝试使用以下命令启动该工具:
!qpro要在 MATLAB 中检查您的 AMD® Vivado® 综合工具的设置,请尝试使用以下命令启动该工具:
!vivado要在 MATLAB 中检查您的 AMD ISE 综合工具的设置,请尝试使用以下命令启动该工具:
!ise要在 MATLAB 中检查您的 Microchip Libero® SoC 综合工具的设置,请尝试使用以下命令启动该工具:
!libero要在 MATLAB 中检查您的 Cadence® Stratus 高级综合工具的设置,请尝试使用以下命令启动该工具:
!stratus_ide要在 MATLAB 中检查您的 Synplify® Elite 综合工具的设置,请尝试使用以下命令启动该工具:
!synplify_elite要在 MATLAB 中检查您的 Synopsys® Design Compiler® 综合工具的设置,请尝试使用以下命令启动该工具:
!dc_shell -gui支持的工具版本
有关支持的工具版本,请参阅第三方综合工具和版本支持。
HDL 仿真器设置
要从 MATLAB 打开 HDL 仿真器,请输入以下命令:
打开 HDL 仿真器的 MATLAB 命令
当使用 AMD Vivado 仿真器进行联合仿真时,HDL 文件编译为共享库 (DLL),您无需单独打开仿真器。
例如,要打开 Siemens ModelSim 仿真器,请输入以下命令:
vsim('vsimdir','C:\Program Files\ModelSim\questasim\10.5c\win64\vsim.exe')
要了解有关如何设置 ModelSim、Questa™、Vivado 仿真器或 Incisive® 以进行 HDL 仿真,或与 HDL Verifier™ 进行联合仿真的更多信息,请参阅 HDL Simulator Startup (HDL Verifier)。
为当前 HDL 工作流顾问会话添加仿真工具
MATLAB 到 HDL 工作流
设置您的仿真工具。
在 HDL 工作流顾问中,在 HDL 测试平台验证任务中,点击刷新列表。
仿真工具现在可用。
AMD Vitis Model Composer 设置
要为包含 AMD Vitis® Model Composer 和 Simulink 模块的设计生成代码,您必须使用 AMD Vitis Model Composer 打开 MATLAB。有关详细信息,请参阅 AMD 网站上的 Vitis Model Composer。
Altera DSP Builder 设置
要为包含 Altera DSP Builder 和 Simulink 模块的设计生成代码,您必须使用 Altera DSP Builder 打开 MATLAB。有关详细信息,请参阅 Altera 网站上的 DSP Builder for Altera FPGA。
FPGA 仿真库设置
要将您的设计映射到 Altera 或 AMD FPGA 仿真器库,请执行以下操作:
使用 AMD LogiCORE® IP Floating-Point Operator v5.0 或 Altera 浮点 Megafunction IP 核。
为您的 EDA 仿真器指定已编译的仿真库和目标语言。对于 AMD LogiCORE IP,使用
XilinxCoreLib仿真库;对于 Altera Megafunction IP,使用 EDA 仿真库编译器。要了解如何编译此库,请参考 AMD
compxlib文档。指定已编译的 Altera 或 AMD 仿真库的路径。Altera 在 \quartus\eda\sim_lib 文件夹中提供仿真模型文件。为您的 DUT 设置
SimulationLibPath参数。例如,您可以使用
hdlset_param设置SimulationLibPath:myDUT = gcb; libpath = '/apps/Xilinx_ISE/XilinxISE-13.4/Linux/ISE_DS/ISE/vhdl/ mti_se/6.6a/lin64/xilinxcorelib'; hdlset_param (myDUT, 'SimulationLibPath', libpath);
您也可以在“配置参数”对话框的 HDL 代码生成 > 测试平台窗格中指定仿真库路径。
C/C++ 编译器设置
HDL Coder 将查找并使用支持的已安装编译器。对于大多数平台,MATLAB 随附默认编译器。有关支持的编译器列表,请参阅 上的编译器。
另请参阅
hdlsetuptoolpath | hdlsetuphlstoolpath