HDL 测试平台
生成测试平台，以基于 Simulink® 的测试向量验证生成的 HDL 代码
生成 HDL 代码时，您可以选择生成 HDL 测试平台，以基于 Simulink 模型保存的测试向量验证生成的 HDL DUT。
函数
makehdltb | Generate HDL test bench from model or subsystem |
主题
- Test Bench Generation
Learn how HDL test bench generation works.
- Choose a Test Bench for Generated HDL Code
Select a generated test bench.
- Verify Generated Code Using HDL Test Bench from Configuration Parameters
Generate a HDL test bench to simulate and verify the generated HDL code for your design.
- Verify Generated Code Using HDL Test Bench at Command Line
Learn how to generate a HDL test bench to verify the VHDL, Verilog or SystemVerilog Code.
