SystemVerilog DPI 测试平台

R2026b

从整个 Simulink 模型生成 DPI 测试平台代码

从子系统生成 HDL 代码时，您可以选择生成 SystemVerilog 测试平台。此测试平台使用从整个 Simulink^® 模型生成的 C 组件来验证生成的 HDL 代码。

您可以在 HDL 工作流顾问中的 HDL 代码生成 > 设置测试平台选项下访问此功能，或在“模型配置参数”对话框中的 HDL 代码生成 > 测试平台下访问此功能。或者，对于命令行访问，设置 makehdltb 的 GenerateSVDPITestBench 属性。

函数

makehdltb Generate HDL test bench from model or subsystem

模型设置

全部展开

测试平台

仿真工具	Simulator to use to run generated test benches
HDL 代码覆盖率	Enable HDL code coverage flags in generated simulator scripts
SystemVerilog DPI 测试平台	Enable SystemVerilog DPI test bench generation

主题

Verify HDL Design Using SystemVerilog DPI Test Bench
This example shows how to use SystemVerilog DPI test bench for verification of HDL code where a large data set is required.
High-Throughput Channelizer for FPGA
This example shows how to implement a high-throughput channelizer for hardware by using a polyphase filter bank.
Choose a Test Bench for Generated HDL Code
Select a generated test bench.