目标 AMD RFSoC 硬件
在 AMD® RFSoC 目标硬件上运行 MATLAB® 或 Simulink® 算法
HDL Coder™ 可以生成 IP 核，将其集成到 Vivado® 工程中，并对 AMD RFSoC 硬件进行编程。
使用 AMD Vivado Design Suite 生成可集成到 RFSoC 器件中的 HDL IP 核。使用常见 RFSoC 开发工具包的参考设计，以便生成 HDL 代码以及到 I/O 和 AXI 寄存器的端口映射，以与 RF 片和 DDR 内存对接，并从 MATLAB 以交互方式控制 FPGA 设计。
您可以使用 SoC Blockset™ 进行 RFSoC 器件的系统级建模、基于 RFSoC 的自定义板的配置以及完整 SoC 应用的部署，包括用于 ARM® Cortex®-A53 处理器的可执行文件。
类别
- RF 数据转换器配置
通过 MATLAB 配置 RFSoC 器件上的 RF 数据转换器
- FPGA 数据采集
将数据从 RFSoC 器件采集到 MATLAB 或 Simulink
- 外部存储访问
读写 PL-DDR4 存储数据
- 多相通道化器和多片同步
了解如何使用多相通道化器和多片同步
