Position Generator

生成固定频率的位置斜坡

自 R2020a 起

库:
Motor Control Blockset / Controls / Control Reference
Motor Control Blockset HDL Support / Controls / Control Reference

描述

Position Generator 模块使用参考信号的位置增量值生成位置斜坡信号（其频率与参考电压信号的频率相同）。

我们建议您对该模块使用定步长离散求解器，以实现代码生成并确保精确仿真。

示例

PMSM 的无传感器磁场定向控制

此示例采用磁场定向控制 (FOC) 方法来控制三相永磁同步电机 (PMSM) 的转速。有关 FOC 的详细信息，请参阅磁场定向控制 (FOC)。

打开模型

以开环控制方式运行三相交流电机并校准 ADC 偏移量

此示例使用开环控制（也称为标量控制或伏特/赫兹控制）来运行电机。这种方法会改变定子电压和频率来控制转子转速，而不使用来自电机的任何反馈。您可以使用这种方法来检查硬件连接的完整性。开环控制的恒速应用使用固定频率的电机电源。开环控制的可调速应用需要可变频率电源来控制转子转速。为了确保恒定的定子磁通，请保持电源电压振幅与其频率成比例。

打开模型

使用转速传感器实现感应电机的磁场定向控制

此示例采用磁场定向控制 (FOC) 方法来控制三相交流感应电机 (ACIM) 的转速。FOC 算法需要转子转速反馈，在此示例中通过使用正交编码器获得此反馈。有关 FOC 的详细信息，请参阅磁场定向控制 (FOC)。

打开模型

PMSM 的弱磁控制（使用 MTPA）

此示例采用磁场定向控制 (FOC) 方法来控制三相永磁同步电机 (PMSM) 的转矩和转速。FOC 算法需要转子位置反馈，该反馈通过正交编码器获得。有关 FOC 的详细信息，请参阅磁场定向控制 (FOC)。

打开模型

端口

输入

全部展开

∆θ — 位置增量值
标量

固定频率参考电压信号的位置增量值（以标幺、弧度或度为单位）。下列方程描述了该模块如何计算位置增量：

$Δ θ (per unit) = Frequency \times Sample Time$
$Δ θ (radians) = 2 π \times Frequency \times Sample Time$
$Δ θ (degrees) = 360 \times Frequency \times Sample Time$

注意

如果前面的 Δθ 计算导致模块输入中出现精度损失，则模块可能无法准确复制实际的 Frequency。

数据类型: single | double | fixed point

Reset — 外部重置信号
标量

根据 External reset 参数值重置位置斜坡输出的外部脉冲。

依存关系

要启用此端口，请将 External reset 设置为 active high resets to zero 或 active high resets to initial condition。

数据类型: single | double | fixed point

输出

全部展开

θ_e — 参考电压位置
标量

参考电压信号的位置或相位值（以标幺、弧度或度为单位）。

数据类型: single | double | fixed point

参数

全部展开

Theta Units — θ 的单位
Per-unit (默认) | Radians | Degrees

输入位置增量值和输出参考电压位置的单位。

Initial theta output — `θ_e` 的初始值
`0` (默认) | 标量

初始时间（0 秒）时的输出位置斜坡值（以标幺、弧度或度为单位）。

External reset — 重置时的输出值
none (默认) | active high resets to zero | active high resets to initial condition

模块接收到有效的高电平外部重置脉冲时的输出位置斜坡值（以标幺、弧度或度为单位）。您可以将输出重置为零或等于 Initial theta output 参数的值。

扩展功能

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

HDL Coder™ 提供了影响 HDL 实现和综合逻辑的额外配置选项。

HDL 架构

此模块具有一个默认 HDL 架构。

HDL 模块属性


ConstrainedOutputPipeline	要通过移动设计中的现有延迟来放置在输出端的寄存器的数量。分布式流水线不会重新分布这些寄存器。默认值为 `0`。有关更多详细信息，请参阅 ConstrainedOutputPipeline (HDL Coder)。
InputPipeline	要在生成的代码中插入的输入流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关更多详细信息，请参阅 InputPipeline (HDL Coder)。
OutputPipeline	要在生成的代码中插入的输出流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关更多详细信息，请参阅 OutputPipeline (HDL Coder)。

限制

仅当 External reset 参数设置为 none 时，该模块才支持 HDL 代码生成。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。

版本历史记录

在 R2020a 中推出

另请参阅

ACIM Slip Speed Estimator | Sine-Cosine Lookup | 3-Phase Sine Voltage Generator | Vector Control Reference

Position Generator

描述

示例

PMSM 的无传感器磁场定向控制

以开环控制方式运行三相交流电机并校准 ADC 偏移量

使用转速传感器实现感应电机的磁场定向控制

PMSM 的弱磁控制（使用 MTPA）

端口

输入

∆θ — 位置增量值 标量

Reset — 外部重置信号 标量

依存关系

输出

θe — 参考电压位置 标量

参数

Theta Units — θ 的单位 Per-unit (默认) | Radians | Degrees

Initial theta output — θe 的初始值 0 (默认) | 标量

External reset — 重置时的输出值 none (默认) | active high resets to zero | active high resets to initial condition

扩展功能

C/C++ 代码生成 使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

定点转换 使用 Fixed-Point Designer™ 设计和仿真定点系统。

版本历史记录

另请参阅

主题

WeChat

∆θ — 位置增量值
标量

Reset — 外部重置信号
标量

θ_e — 参考电压位置
标量

Theta Units — θ 的单位
Per-unit (默认) | Radians | Degrees

Initial theta output — `θ_e` 的初始值
`0` (默认) | 标量

External reset — 重置时的输出值
none (默认) | active high resets to zero | active high resets to initial condition

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。