查看分析结果

记录和查看分析结果，生成报告，检查测试用例

您可以使用 Simulink^® Design Verifier™ 记录和查看分析结果，并生成分析报告。您可以生成测试输入并将它们导出到 Simulink Test™ 中的新测试用例。

函数

`sldvloadresults`	加载模型的 Simulink Design Verifier 分析结果
`sldvhighlight`	使用来自 Simulink Design Verifier 分析的数据突出显示模型
`sldvreport`	生成 Simulink Design Verifier 报告
`sldvsimdata`	获取 `Dataset` 格式的仿真数据
`sldvruntestopts`	为 `sldvruntest` 或 `sldvruncgvtest` 生成仿真或执行选项
`sldvruntest`	使用输入数据仿真模型
`sldvharnessopts`	`sldvmakeharness` 的默认选项
`sldvmakeharness`	生成框架模型
`sldvmergeharness`	将测试用例和初始化合并到一个框架模型中
`sldvruncgvtest`	调用代码生成验证 (CGV) API 并执行模型

突出显示模型结果
描述模型上分析结果的突出显示。
查看结果
描述 Simulink Design Verifier 报告的不同部分。
管理 Simulink Design Verifier 框架模型
描述基本的框架模型。
管理 Simulink Design Verifier 数据文件
描述 Simulink Design Verifier 数据文件的内容。
查看分析结果
在 Simulink Design Verifier 结果摘要窗口中查看分析结果。
将测试用例导出到 Simulink Test
说明如何使用 Simulink Design Verifier 分析结果在 Simulink Test 中生成测试用例，这些结果可以通过属性证明、设计错误检测和测试用例生成来生成。
从 Requirements Table 模块生成并导出测试
在包含 Requirements Table 模块的模型中自动生成和执行测试。
使用 Simulink Design Verifier 过滤器浏览器过滤目标
描述使用分析过滤器资源管理器对目标进行过滤。
使用模型切片器检查测试生成目标
使用模型切片器检查测试生成目标。

此示例说明如何通过使用 Signal Editor Inputs 模块仿真测试框架模型来生成模型覆盖率报告。您可以通过在“信号编辑器”对话框中选择活动场景来仿真单个测试用例或反例。有关详细信息，请参阅使用信号编辑器输入模块仿真框架模型。

此示例展示了 Simulink® Design Verifier™ 如何使用额外的时间步扩展测试用例，以有效地生成完整的测试套件。

此示例展示如何使用 Simulink® Design Verifier™ 扩展现有测试套件以获得缺失的模型覆盖率。