Altera FPGA 和 SoC 器件
R2026bHDL Coder™ Support Package for Intel® FPGA and SoC Devices 使您能够从 MATLAB® 和 Simulink® 设计生成 HDL IP 核，并使用 Altera Quartus® Prime Platform Designer 将它们集成到 Altera FPGA 设计中。您可以生成可综合的 HDL 代码，将其打包为 IP 核，并部署到支持的 Altera FPGA 和 SoC 器件。当与 Embedded Coder® 结合使用时，该支持包为 Intel SoC 器件启用软硬件协同设计工作流。此工作流结合 HDL 和 C 代码生成，并支持仿真、原型构建、验证和实现。有关详细信息，请参阅 SoC 平台的软硬件协同设计工作流。
该支持包包含支持的 Intel FPGA 和 SoC 板的板定义文件，并支持 FPGA 在环 (FIL) 仿真。通过 FIL 仿真，您可以直接从 MATLAB 或 Simulink 在真实硬件上运行现有 HDL 设计来进行验证。FPGA 数据采集支持使您能够在设计在 FPGA 或 SoC 器件上运行时观察内部信号。使用 AXI 主设备，您可以从 MATLAB 或 Simulink 读取和写入板载内存位置。
使用 HDL Coder Support Package for Intel FPGA and SoC Devices，您可以在 Intel SoC 平台上对完整的硬件和软件架构进行建模、仿真、分析和原型构建。主要功能包括 I/O 数据记录、软件探查、FPGA 诊断、Linux® 自定义、软件和硬件代码生成（使用必需的代码生成产品）以及自定义板支持。
该支持包还提供预置的 FPGA 比特流，用于在支持的 Altera FPGA 和 SoC 板上进行深度学习和视觉网络（例如串行网络和 YOLO）的原型构建。要将设计部署到 Altera FPGA 和 SoC 器件，您必须安装 HDL Coder Support Package for Intel FPGA and SoC Devices。有关安装信息，请参阅HDL Coder 支持的硬件。
| 器件系列 | 板卡 | 可用参考设计 |
| Arria® 10 SoC | Altera Arria 10 SoC 开发工具包 | |
| Cyclone® V | Cyclone V SoC 开发工具包 - 修订版 C | |
| Cyclone V SoC 开发工具包 - 修订版 D | ||
| Arrow SoCKit 开发板 | ||
| Arria 10 | Arria 10 GX FPGA 开发工具包 | 支持外部 DDR4 内存访问的 PCIe AXI Manager 支持外部 DDR4 内存访问的 JTAG AXI Manager |
| Altera MAX® 10 | Arrow® DECA MAX 10 FPGA 评估套件 |
注意
要扩展对新硬件的支持，请参阅在自定义硬件上部署 IP 核。
类别
- 设置和配置
下载并安装支持包以与第三方 EDA 工具和受支持的硬件结合使用
- 软硬件协同设计快速入门
在目标硬件平台上部署生成的 HDL 代码
- 生成 IP 核和比特流
生成包含 HDL 代码的 HDL IP 核和比特流，用于部署在独立的 Altera FPGA 板和 SoC 器件上
- FPGA 验证和调试
在 Intel FPGA 上调试和测试 HDL 代码
- SoC 建模和生成
针对 Intel SoC 和 FPGA 器件进行设计、分析和原型构建
- 嵌入式目标
为 Altera SoC FPGA 器件上的 ARM® Cortex®-A 核生成代码
- 深度学习
在支持的 Altera FPGA 和 SoC 上对不同网络架构进行原型构建
精选示例
Get Started with IP Core Generation for Intel SoC Devices
Use the Simulink Toolstrip and Simulink Interface along with the hardware-software co-design workflow to blink LEDs at various frequencies on the Arrow® SoCKit® evaluation kit.
Get Started with IP Core Generation for Intel Quartus Pro Based Devices
Build a reference design by using Intel® Platform Designer® and then deploy the design to an Intel® Arria 10 SoC. A reference design defines the SoC architecture, including components and their connections. When you create a reference design, HDL Coder generates an IP core that uses the reference design to program the SoC board.
