Zero-Order Hold

R2026b

实现零阶保持采样周期

全页展开

库:
Simulink / Discrete
HDL Coder / Discrete

描述

Zero-Order Hold 模块在您指定的采样周期内保持其输入不变。如果输入为向量，模块会按相同的采样周期保持向量中的所有元素。

可通过采样时间参数指定样本之间的时间间隔。设置为 -1 表示模块将继承采样时间。

提示

请勿使用 Zero-Order Hold 模块在以不同速率运行的模块之间创建快速到慢速转移。这种情况请改用 Rate Transition 模块。

总线支持

Zero-Order Hold 模块支持总线。输入可以是虚拟或非虚拟总线信号。没有特定于模块的限制条件。Zero-Order Hold 模块的非虚拟总线输入中的所有信号必须具有相同的采样时间，即使相关总线对象的元素指定了继承采样时间也是如此。您可以使用 Rate Transition 模块更改总线中单个信号或所有信号的采样时间。有关详细信息，请参阅Modify Sample Times for Nonvirtual Buses和 Bus-Capable Blocks。

可使用总线数组作为 Zero-Order Hold 模块的输入信号。有关定义和使用总线数组的详细信息，请参阅使用总线数组组合非虚拟总线。

与类似模块的比较

Memory、Unit Delay、Zero-Order Hold 和 Conditional Hold 模块提供相似的功能，但各自具有不同的能力和目的。

下表显示每个模块的推荐用途。

模块	用途	引用示例
Unit Delay	使用您指定的离散采样时间实现延迟。该模块接受并输出具有离散采样时间的信号。	具有闭环控制的发动机定时模型（Compression 子系统）
Memory	将信号延迟一个主积分时间步。在理想情况下，该模块接受连续（或在子时间步中固定）的信号并输出在子时间步中固定的信号。	Build a Clutch Lockup Model（Friction Mode Logic/Lockup FSM 子系统）
Zero-Order Hold	将具有连续采样时间的输入信号转换为具有离散采样时间的输出信号。	Developing the Apollo Lunar Module Digital Autopilot
Conditional Hold	根据条件信号 `h` 的值有条件地保持输入信号 `u`。

下表显示了以下能力。

功能	Memory 模块	Unit Delay 模块	Zero-Order Hold 模块	条件保持模块
指定初始条件	是	是	否，因为在时间 t = 0 的模块输出必须与输入值相匹配。	是
指定采样时间	否，因为该模块只能从驱动模块或用于整个模型的求解器继承采样时间。	是	是	否
支持基于帧的信号	否	是	是	否
支持状态记录	否	是	否	否

示例

Developing the Apollo Lunar Module Digital Autopilot

"Working on the design of the Lunar Module digital autopilot was the highlight of my career as an engineer. When Neil Armstrong stepped off the LM (Lunar Module) onto the moon's surface, every engineer who contributed to the Apollo program felt a sense of pride and accomplishment. We had succeeded in our goal. We had developed technology that never existed before, and through hard work and meticulous attention to detail, we had created a system that worked flawlessly." -Richard J. Gran, The Apollo 11 Moon Landing: Spacecraft Design Then and Now.

打开实时脚本

端口

输入

全部展开

Port_1 — 输入信号
标量 | 向量

输入信号，模块会将其保持一个采样周期。

输出

全部展开

Port_1 — 输出信号
标量 | 向量

输出信号，即保持了一个采样周期的输入。

参数

全部展开

采样时间(-1 表示继承) — 采样时间命中点之间的离散间隔
`-1` (默认) | `scalar`

指定采样时间间隔。要继承采样时间，请将此参数设置为 -1。有关详细信息，请参阅指定采样时间。

不要指定连续采样时间（0 或 [0,0]）。此模块仅支持离散采样时间。当此参数为 -1 时，继承采样时间必须是离散时间，不能是连续时间。

编程用法

要以编程方式设置模块参数值，请使用 set_param 函数。

要以编程方式获取模块参数值，请使用 get_param 函数。

参数:	`SampleTime`
值:	`-1` (默认) \| positive scalar number
数据类型:	`char` \| `string`

示例: set_param("mdl/Zero-Order Hold",SampleTime="0.1") specifies a discrete sample time of 0.1 for the Zero-Order Hold block named Zero-Order Hold in the model named mdl.

模块特性

数据类型	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `integer` \| `single`
直接馈通	`是`
多维信号	`否`
可变大小信号	`否`
过零检测	`否`

扩展功能

全部展开

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

生成的代码在特定条件下依赖于 memcpy 或 memset 函数 (string.h)。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

HDL Coder™ 提供影响 HDL 实现和综合逻辑的额外配置选项。

HDL 架构

此模块具有一个默认 HDL 架构。

HDL 模块属性

ConstrainedOutputPipeline	通过移动设计中现有延迟的方式来放置在输出端的寄存器的数量。分布式流水线不会重新分发这些寄存器。默认值为 `0`。有关详细信息，请参阅ConstrainedOutputPipeline (HDL Coder)。
InputPipeline	要在生成的代码中插入的输入流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关详细信息，请参阅InputPipeline (HDL Coder)。
OutputPipeline	要在生成的代码中插入的输出流水线阶段数。分布式流水线和受限输出流水线可以移动这些寄存器。默认值为 `0`。有关详细信息，请参阅OutputPipeline (HDL Coder)。
SynthesisAttributes	指定模型中模块和模块输出信号的综合属性。生成的 HDL 代码包含这些属性。有关详细信息，请参阅SynthesisAttributes (HDL Coder)。

复数数据支持

此模块支持复信号的代码生成。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。

版本历史记录

在 R2006a 之前推出

全部展开

R2026a: 指定模块和模块输出信号的综合属性

使用 SynthesisAttributes HDL 模块属性指定模块及其输出信号的综合属性。HDL Coder 在生成的 HDL 代码中包含这些属性。

另请参阅

Memory | Unit Delay

Zero-Order Hold

描述

总线支持

与类似模块的比较

示例

Developing the Apollo Lunar Module Digital Autopilot

端口

输入

Port_1 — 输入信号 标量 | 向量

输出

Port_1 — 输出信号 标量 | 向量

参数

采样时间(-1 表示继承) — 采样时间命中点之间的离散间隔 -1 (默认) | scalar

编程用法

模块特性

扩展功能

C/C++ 代码生成 使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成 使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成 使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换 使用 Fixed-Point Designer™ 设计和仿真定点系统。

版本历史记录

R2026a: 指定模块和模块输出信号的综合属性

另请参阅

Port_1 — 输入信号
标量 | 向量

Port_1 — 输出信号
标量 | 向量

采样时间(-1 表示继承) — 采样时间命中点之间的离散间隔
`-1` (默认) | `scalar`

C/C++ 代码生成
使用 Simulink® Coder™ 生成 C 代码和 C++ 代码。

HDL 代码生成
使用 HDL Coder™ 为 FPGA 和 ASIC 设计生成 VHDL、Verilog 和 SystemVerilog 代码。

PLC 代码生成
使用 Simulink® PLC Coder™ 生成结构化文本代码。

定点转换
使用 Fixed-Point Designer™ 设计和仿真定点系统。