使用 MATLAB 和 Simulink 在 Versal Adaptive SoC 上开发系统

系统设计人员使用 MATLAB 和 Simulink 在 Versal™ Adaptive SoC 设备上进行开发、部署和设计验证。您可以使用 MATLAB 和 Simulink 实现以下目的：

  • 进行硬件架构和算法建模与仿真
  • 使用自动 HDL 和 C 代码生成将系统部署到 Versal Adaptive SoC 开发板
  • 调试和验证连接到 MATLAB 和 Simulink 测试环境的 Versal 开发板上运行的算法
使用 MATLAB 和 Simulink 在 Versal ACAP 上开发系统

仿真适用于 Versal Adaptive SoC 设备的设计

借助 MATLAB 和 Simulink，您可以仿真和分析适用于 Versal Adaptive SoC 设备的 SoC 设计。通过这种方法，您可以：

  • 将算法分为不同部分，以在 Arm® Cortex®-A72 处理器上执行，并在可编程逻辑中作为 IP 核实现
  • 将 IP 核纳入预配置的参考设计中，并编辑创建的模型以包含针对处理器的算法
  • 运行硬件或软件应用的仿真，其中包含处理器、可编程逻辑和片外 DDR 内存之间通信的影响
三张截图：左图显示 SoC Model Creator。上图显示 Simulink 顶层模型。右图显示 Simulink 软件模型。

代码示例

了解更多

AMD Xilinx 的 Versal AI Core 系列 VCK190 评估套件。

将模型部署到 Versal Adaptive SoC 开发板

使用 SoC Blockset，您可以构建软件应用并生成 IP 核。该模块集还支持您：

  • 使用 HDL Coder 和 Embedded Coder 推动从 Simulink 模型生成 HDL 和 C 代码的过程
  • 基于 AMD 的 Versal AI Core 系列 VCK190 评估套件构建原型
  • 使用预定义的内部接口、外部输入/输出 (I/O) 接口和 AXI4 寄存器自定义模型

代码示例

了解更多

验证在 Versal Adaptive SoC 硬件上部署的算法

您可以使用 MATLAB 和 Simulink 测试平台来验证您的 HDL 代码，而不是编写 Verilog 或 VHDL 测试平台。使用 Siemens® EDA、Cadence® 和 AMD® 的 HDL 仿真器进行协同仿真，以验证代码是否有效。通过此过程，您可以：

  • 在 Versal AI Core 系列 VCK190 评估套件上验证和测试
  • 使用 FPGA 在环测试验证编程到 Versal Adaptive SoC 设备结构中的 IP 核
  • 结合使用 MATLAB 以及 AXI 管理器和 FPGA 数据采集工具访问板载内存，以在硬件上进行测试和调试
开发板连接到笔记本电脑，屏幕上显示正通过 MATLAB 会话运行测试。

代码示例

了解更多

视频

产品

了解用于在 Versal Adaptive SoC 应用上开发系统的产品。

获取免费试用版

30 天探索触手可及。

立即下载

我们可以为您提供帮助。

联系我们开展定制化评估，基于具体需求获取相应定价。

快速入门