Vision HDL Toolbox

 

Vision HDL Toolbox

设计适用于 FPGA 和 ASIC 的图像处理、视频和计算机视觉系统

索取免费试用版
索取报价

Vision HDL Toolbox 可为在 FPGA 和 ASIC 上设计和实现视觉系统提供像素流算法。它提供的设计框架支持多种接口类型、帧大小和帧速率。工具箱中的图像处理、视频和计算机视觉算法使用了适合 HDL 实现的架构。

该工具箱的算法适于生成可读、可综合的 VHDL® 和 Verilog® 代码（需要 HDL Coder）。生成的 HDL 代码经过 FPGA 验证，适用于最高 8k 分辨率的帧大小和高帧速率 (HFR) 视频。

工具箱功能以 MATLAB 函数、System object 和 Simulink 模块的形式提供。
什么是 Vision HDL Toolbox

参考应用

参考应用可作为您在 FPGA、ASIC 和 SoC 设备上设计、仿真和部署计算机视觉应用的基础。

立体相机的半全局块匹配显示两个示例图像和两个视差图。

立体相机半全局块匹配 - SGBM

文档

采用深度学习握手逻辑的预处理和后处理图。

Zynq 上采用实时摄像头处理的 YOLO v2

文档

用于图像处理的直方图均衡化图。

用于图像处理的直方图均衡化 - CLAHE

文档

FPGA 上的三维激光雷达分割

FPGA 上的三维激光雷达分割

文档

产品亮点

Vision HDL Toolbox 模块库。

使用针对 HDL 优化的视觉算法模块

从一系列基于流像素、针对硬件优化的模块和 System object 中进行选择，以对计算密集型图像和视觉处理算法进行建模。在 FPGA、ASIC 和 SoC 上实现模型。

文档 | 示例

带有每时钟多像素处理的模型。

执行像素流设计

借助内置的像素控制信号、ROI 窗和行缓冲区处理 4k 和 8k 视频并管理输入流数据。使用视觉处理算法的单像素或多像素（每个周期 2、4 或 8 个像素）流设计和仿真高效的硬件架构实现。

使用 Vision HDL Toolbox 进行每时钟多像素处理 (3:02)

文档 | 示例

一系列用于硬件实现的参考视觉应用。

参考视觉应用快速入门

使用和修改预置的经过硬件验证的参考子系统，以实现计算机视觉应用（如自动驾驶、目标检测和相机管道）的高效实现

文档 | 示例

外部内存接口建模

使用 Simulink 模板为像素流设计的 AXI 和帧缓冲区的外部内存接口进行建模。将处理器对内存访问的建模作为硬件/软件协同设计的一部分，并使用 SoC Blockset 的功能将子系统端口部署到物理内存接口。

文档 | 示例

FPGA 和深度学习与外部内存集成的系统图。

将基于视觉的 FPGA 设计和深度学习集成

在基于 Zynq 的硬件上使用预置的支持包参考设计部署 YOLO v2 深度学习网络。将已捕获的或实时的相机输入用于目标检测视觉应用。

文档 | 示例

使用 Vision HDL Toolbox 创建的模型与可在其上部署和验证该模型的硬件并排显示。

在 FPGA 和 SoC 上进行原型化和验证

使用 AMD Zynq 硬件支持包和模型模板构建带有实时视频输入的原型设计。使用 HDL Coder 为支持的 FPGA 或 SoC 平台生成独立于目标的可综合 VHDL 和 Verilog 代码。使用 HDL Verifier 测试和调试您的视觉硬件设计。

文档 | 示例

产品资源:

文档 示例 视频 技术文章 模块 函数 要求 发行说明
LG 电子使用快速原型工作流开发智能前照灯

“MATLAB 和 Simulink 将开发阶段所需的时间减少了一半。这些工具支持自定义函数设计，从而使我们能够轻松响应 OEM 客户的需求。”

Jiyoung Jeong，LG 电子
查看更多客户案例

有兴趣了解 Vision HDL Toolbox？

索取试用版 索取报价