Vision HDL Toolbox 可为在 FPGA 和 ASIC 上设计和实现视觉系统提供像素流算法。它提供的设计框架支持多种接口类型、帧大小和帧速率。工具箱中的图像处理、视频和计算机视觉算法使用了适合 HDL 实现的架构。
该工具箱的算法适于生成可读、可综合的 VHDL® 和 Verilog® 代码(需要 HDL Coder)。生成的 HDL 代码经过 FPGA 验证,适用于最高 8k 分辨率的帧大小和高帧速率 (HFR) 视频。
工具箱功能以 MATLAB 函数、System object 和 Simulink 模块的形式提供。
产品亮点
外部内存接口建模
使用 Simulink 模板为像素流设计的 AXI 和帧缓冲区的外部内存接口进行建模。将处理器对内存访问的建模作为硬件/软件协同设计的一部分,并使用 SoC Blockset 的功能将子系统端口部署到物理内存接口。
在 FPGA 和 SoC 上进行原型化和验证
使用 AMD Zynq 硬件支持包和模型模板构建带有实时视频输入的原型设计。使用 HDL Coder 为支持的 FPGA 或 SoC 平台生成独立于目标的可综合 VHDL 和 Verilog 代码。使用 HDL Verifier 测试和调试您的视觉硬件设计。
产品资源:
“MATLAB 和 Simulink 将开发阶段所需的时间减少了一半。这些工具支持自定义函数设计,从而使我们能够轻松响应 OEM 客户的需求。”
Jiyoung Jeong,LG 电子