Vision HDL Toolbox
为 FPGA 和 ASIC 设计图像处理、视频和计算机视觉系统
Vision HDL Toolbox™ 为在 FPGA 和 ASIC 上进行视觉系统设计和提实现供了像素流处理算法。该工具箱提供一个设计架构，可支持各类接口类型、帧尺寸和帧率，包括高清 (1080p) 视频。工具箱中的图像处理、视频和计算机视觉算法均采用适合 HDL 实现的架构。
该工具箱算法旨在生成 VHDL® 和 Verilog®（使用 HDL Coder™）的可读取、可综合的代码。生成的 HDL 代码可以实时处理 1080p60。
工具箱功能以 MATLAB® System objects™ 和 Simulink® 块的形式提供。
硬件子系统示例
开始使用示例子系统来展示视觉处理算法的硬件实施技术。所有内容都可支持使用 HDL Coder 生成 Verilog 或 VHDL 。
视觉处理 IP 块
Vision HDL Toolbox 中的知识产权 (IP) 模块为计算密集型流媒体算法提供了高效的硬件实现，这些算法通常在硬件中实现，使您能够加速图像和视频处理子系统的设计。
硬件加速视觉处理
对视觉处理算法的高效硬件实施进行建模和仿真，例如转换、筛选、形态和统计。然后使用 HDL Coder 生成可合成的 VHDL 或 Verilog RTL。
HDL 就绪边缘检测器块及其可配置的参数。
内置硬件数据管理
使用 Vision HDL Toolbox 块自动管理流输入数据，例如控制信号、感兴趣区域 (ROI) 窗口和行缓冲区。使用 HDL Coder 为您建模和仿真的控制功能生成 VHDL 或 Verilog RTL。
自动缓冲行以创建用于边缘检测的 ROI 窗口。
硬件实现功能
使用功能模块，例如行缓冲区、感兴趣区域 (ROI) 选择器、像素流 FIFO 和像素流对准器，以及控制信号总线创建器，构建您自己的硬件数流管理功能。
同步两个像素流以进行 Alpha 混合。
使用基于帧的算法进行验证
将基于帧的算法和测试平台连接到流式硬件实施，以进行高效验证。
帧与像素之间的转换
将全帧视频转换为带有控制信号的像素流，以便在硬件中进行处理。然后将流硬件输出转换为帧，以便根据您的黄金参考算法进行验证。
帧到像素块用于将图像帧转换为具有控制信号的像素流，以用于硬件处理。
MATLAB 和 Simulink 验证示例和模板
了解如何使用 Image Processing Toolbox 和 Computer Vision Toolbox 算法和测试，以验证硬件实施。
使用基于帧的算法验证流硬件实施。
HDL 和 FPGA 协同仿真
使用 HDL Verifier™，通过 RTL级功能仿真或连接到 MATLAB 或 Simulink 测试环境的 FPGA 开发套件，验证硬件子系统。
HDL Verifier 支持使用 Xilinx®、Intel® 及 Microsemi® FPGA 板进行 FPGA 在环验证。
FPGA、ASIC 及 SoC 部署
轻松将您的视觉处理应用程序部署到 FPGA 硬件，以通过实时视频输入进行测试，并复用模型进行生产部署。
带有实时视频输入的原型平台
通过下载用于 Xilinx® 基于 Zynq® 的硬件的 Computer Vision Toolbox™ 支持包并使用 HDL Coder 和 Embedded Coder® 从您的 MATLAB 或 Simulink 实施中生成代码，对您的视觉处理应用进行原型设计。
使用真实视频输入在 FPGA 硬件上对您的设计进行原型设计。
生产部署
使用 HDL Coder 从硬件子系统模型生成高质量、与目标无关的 RTL 和 AXI 接口。
使用 SoC 互连接口生成代码。
用于 FPGA 的视觉处理
观看这个由五部分组成的视频系列，里面介绍了关键概念和将视觉应用部署到 FPGA 以进行原型设计和生产的工作流程。