验证和调试
R2026b仿真并验证生成的 HDL 代码
生成 HDL 代码时，您可以选择生成测试平台来基于 Simulink 模型验证生成的 HDL 代码。您可使用 HDL 测试平台验证生成的代码。有关选择要生成的测试平台类型的详细信息，请参阅Choose a Test Bench for Generated HDL Code。
类别
- HDL 测试平台生成
生成测试平台，以基于 MATLAB® 或 Simulink® 的测试向量验证生成的 HDL 代码
- 联合仿真
在 HDL 仿真器中运行生成的 HDL 代码
- SystemVerilog DPI 测试平台
从整个 Simulink 模型生成 DPI 测试平台代码
- FPGA 在环仿真
使用 FPGA 硬件进行验证
- FPGA 数据采集
从实时 FPGA 采集信号数据
- AXI 主设备
从 MATLAB 或 Simulink 访问 FPGA 板上的 AXI 从设备内存
精选示例
HDL Verifier Cosimulation Model Generation in HDL Coder
Reuse an existing Simulink® model to verify HDL Coder™ generated hardware designs using an HDL Verifier™ cosimulation test bench.
Debug IP Core Using FPGA Data Capture
Debug an IP core you generate in HDL Coder™ using only FPGA Data Capture as well as both AXI Manager and FPGA Data Capture together. This example also shows how to capture a large amount of data to external memory using FPGA Data Capture.
