模型与架构设计
支持的模块、最佳做法、设计模式、兼容性检查、Simscape™ 建模、时钟与重置信号
您可在 Simulink® 建模环境中导入 HDL 代码或开发用于 HDL 代码生成的模型。开发模型时，您可以使用 Simulink 模块和 Simscape 开关线性元素，遵循 HDL 建模规范，并运行 HDL 代码顾问以更新模型来实现 HDL 兼容性。然后，您可以生成 HDL 代码，验证生成的代码，并将代码部署到目标设备上。
类别
- 模型兼容性检查
HDL 代码顾问的描述，以及如何使用它检查和更新模型以实现与 HDL 代码生成的兼容性
- 模型设计
创建支持的模块库并使用这些库中的模块设计 HDL 兼容的模型
- 模块配置
模块实现设定、模型配置
- 时钟与多速率设计
多速率模型的时钟生成和 HDL 代码生成规范
- 外部组件接口
集成自定义 HDL 代码和供应商特定 AMD 或 Intel 模块等外部组件
- HDL 导入
使用 importhdl 函数将 HDL 代码导入 Simulink 建模环境中
- 模型保护
创建一个用于仿真和代码生成的受保护模型以与第三方共享
- 原生浮点
HDL Coder 原生浮点、支持的各种功能、如何进行设计建模、生成 HDL 代码并验证生成的代码
精选示例
Generate SystemVerilog Code for a Simulink Model
Generate SystemVerilog HDL code from a Simulink® model. SystemVerilog code has more advanced features over that Verilog® code, such as the use of array ports, package declarations, structure ports and more.
