分析模型或子系统
准备用于分析的模型或子系统，运行分析
在构建模型时，使用 Simulink® Design Verifier™ 来指导设计过程。检查现有模型的兼容性。解决模型中的兼容性限制或自定义模型元素以进行分析。运行设计错误检测并生成测试用例或证明模型中的属性。
函数
sldvcompat | 检查模型与分析的兼容性 |
sldvextract | 将子系统或子图内容提取到新模型中进行分析 |
sldvisactive | 验证模块的更新 |
sldvoptions | 创建设计验证选项对象 |
sldvtimer | 识别、更改和显示计时器优化 |
sldvrun | 分析模型 |
主题
检查模型或子系统的兼容性
- Simulink Design Verifier 工作流程概述
基本Simulink Design Verifier工作流程概述。 - 检查模型兼容性
描述如何检查您的模型是否与Simulink Design Verifier兼容。
分析模型或子系统
- 什么是组件验证？
组件验证的两种方法的概述。 - 分析 Stateflow 原子子图
使用Simulink Design Verifier软件分析原子子图。 - 分析模型
使用Simulink Design Verifier分析一个简单的示例模型。 - 分析简单模型
分析一个展示 Simulink Design Verifier 功能的简单模型。 - 对大型模型进行分析
描述分析大型模型的技术。 - Simulink Design Verifier 选项
配置参数对话框中 Simulink Design Verifier 选项的概述。 - 分析参数配置
Simulink Design Verifier分析的参数配置概览。 - Simulink Design Verifier 检查
描述模型顾问对Simulink Design Verifier分析的检查。 - 分析查找表边界值的覆盖率
描述如何生成查找表边界值覆盖测试。 - 分析出口函数模型
使用Simulink Design Verifier分析导出函数模型。 - 使用全局 Simulink 函数分析出口函数模型
使用Simulink Design Verifier分析具有全局Simulink函数的导出函数模型。 - 分析 AUTOSAR 组件模型
分析经典平台的 AUTOSAR 组件模型。 - 使用模型切片器检查测试生成目标
使用模型切片器检查测试生成目标。 - 组件验证功能
描述可用于组件验证的Simulink Design Verifier函数。 - 验证组件的代码生成
此示例使用slvnvdemo_powerwindow模型来展示如何在包含该组件的模型上下文中验证该组件。在完成此示例的过程中，您将使用 Simulink Design Verifier 组件验证函数来创建测试用例并测量引用模型的覆盖率。此外，您可以使用代码生成验证 (CGV) API 在仿真模式和软件在环 (SIL) 模式下执行参考模型。
You can also select a web site from the following list:
Americas
- América Latina (Español)
- Canada (English)
- United States (English)
Europe
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)