ASIC 和 SoC

在 ASIC 上进行算法建模、验证和编程

领域专家和硬件工程师运用 MATLAB® 和 Simulink® 开发原型及进行生产 ASIC 设计。借助 MATLAB 和 Simulink,您能够:

  • 改进 ASIC 硬件算法以消除规范误解
  • 在高抽象级别上进行片上系统行为仿真
  • 通过重用系统级模型和测试用例提前开始验证
  • 生成生产质量 RTL

“Simulink 环境最适于探索系统级的总体结构。与我们以前的工作流程相比,仿真快了 200 倍,而且 Simulink 模型很容易转换成 C 以及 HDL 代码,实现了高伸缩性和可重用性。”

Ken Chen, Faraday

将 MATLAB 与 ASICs 和 SoC 结合使用 

ASIC 设计建模 

hardware architecture (8:13) 添加到您的数字算法。其中不仅包括fixed-point quantization (30:34),助您提高资源利用效率;还包括native floating-point (8:55)代码生成,助您更轻松地在 FPGA 上开发原型。重用您的测试和黄金参考算法可以仿真每次后续优化。

HDL Coder™ 直接使用 HDL 就绪的 Simulink 和 MATLAB 函数块及 Stateflow® 图表生成可合成的 VHDL 或 Verilog。您可以从同一模型生成代码,以进行早期的 FPGA prototyping (20:51)和生产实现。此方法可提供硬件设计和验证工作流程的敏捷性和重用性。 

片上系统行为仿真

在高抽象级别上综合进行数字、模拟和软件功能建模,以便在实现之前发现并消除系统级错误和性能问题。使用 SoC Blockset™ 仿真内存以及内部和外部连接,以及调度和 OS 效果。

使用 Simulink Test™ 构建并自动执行系统级测试用例;使用 Simulink Coverage™ 报告指标,以期满足您的需求。

优化子系统的同时,持续验证 SoC,确保整个项目的等价性和 SoC 级兼容性。  

提前开始验证

HDL Verifier™ 重用 MATLAB 和 Simulink 测试环境来验证您的 FPGA 设计。

采用cosimulation (5:35)时,您可以自动运行 MATLAB 或 Simulink 测试平台,该测试平台连接到 Mentor Graphics 或 Cadence Design Systems 仿真器中运行的 Verilog 或 VHDL 设计。

将模拟模型或数字模型导出为 SystemVerilog DPI (5:19) 组件,以便在 SynopsysCadence Design SystemsMentor Graphics 的 SystemVerilog 仿真器中用作参考模型、激励模块或快速仿真模型。

生产 ASIC 设计

领域专家和硬件工程师将 MATLAB 和 Simulink 协同用于无线通信视频/图像处理motor and power control (24:20)关键安全应用的生产 FPGA 和 SoC 设计。

了解各种架构方案,然后使用 HDL Coder 高级合成optimizations (49:42)达成实现目标。自动生成可追溯到模型和需求的可读 RTL。除了生成可合成且符合设计规则的 RTL 以外,HDL Coder 还会生成各种 AXI4 接口,以便轻松集成到您的 SoC。