ASIC 和 SoC

在 ASIC 上进行算法建模、验证和编程

领域专家和硬件工程师运用 MATLAB® 和 Simulink® 进行原型开发和产品级 ASIC 设计。借助 MATLAB 和 Simulink，您能够：

  • 改进 ASIC 硬件算法以消除规范误解
  • 在高抽象级别上进行片上系统行为仿真
  • 通过重用系统级模型和测试用例提前开始验证
  • 生成产品级 RTL

“Simulink 环境最适于探索系统级的总体结构。与我们以前的工作流程相比，仿真快了 200 倍，而且 Simulink 模型很容易转换成 C 以及 HDL 代码，实现了高伸缩性和可重用性。”

Ken Chen, Faraday

ASIC 设计建模

为您的数字算法添加硬件架构 (8:13)。这包括定点量化 (30:45)，以便您更高效地利用资源，以及本机浮点 (9:19) 代码生成，以便您更轻松地在 FPGA 上构建原型。重用您的测试和黄金参考算法可以仿真每次后续优化。

HDL Coder™ 直接使用支持 HDL 的 Simulink 和 MATLAB 函数模块及 Stateflow® 图生成可综合的 VHDL 或 Verilog。您可以从同一模型生成代码，用于早期 FPGA 原型开发 (20:51) 和产品级实现。此方法可提供硬件设计和验证工作流程的敏捷性和重用性。

ASIC 设计建模

了解更多

了解产品

SoC 行为仿真

片上系统行为仿真

在高抽象级别上综合进行数字、模拟和软件功能建模，以便在实现之前发现并消除系统级错误和性能问题。使用 SoC Blockset™ 仿真内存以及内部和外部连接，以及调度和 OS 效果。

使用 Simulink Test™ 构建并自动执行系统级测试用例；使用 Simulink Coverage™ 报告指标，以期满足您的需求。

优化子系统的同时，持续验证 SoC，确保整个项目的等价性和 SoC 级兼容性。  

了解更多

了解产品

提前开始验证

HDL Verifier™ 重用 MATLAB 和 Simulink 测试环境来验证您的 FPGA 设计。

通过协同仿真 (5:35)，对于在 Mentor Graphics 或 Cadence Design Systems 的仿真器上运行的 Verilog 或 VHDL 设计，您可以自动运行与其相连接的 MATLAB 或 Simulink 测试平台。

将模拟模型或数字模型导出为 SystemVerilog DPI (5:19) 组件，以便在 Synopsys、Cadence Design Systems 或 Mentor Graphics 的 SystemVerilog 仿真器中用作参考模型、激励模块或快速仿真模型。

协同仿真 DPI

了解更多

了解产品

HDL 优化

产品级 ASIC 设计

领域专家和硬件工程师运用 MATLAB 和 Simulink 合作开发产品级 FPGA 和 SoC 设计，用于无线、视频/图像处理、电机和电力控制 (24:20) 以及安全关键型应用。

探索多种架构方案，然后利用 HDL Coder 高级综合优化 达成各项实现目标。自动生成可追溯到模型和需求的可读 RTL。除了生成符合设计规则的可综合 RTL 以外，HDL Coder 还可生成各种 AXI4 接口，以便轻松集成到您的 SoC。

了解更多

了解产品

告诉我们该如何帮助您。

联系我们进行定制评估，并根据您的需要获得定价。

快速入门