分析模型并查看结果
选择分析模式，设置分析选项，运行分析并查看结果
使用 Simulink® Design Verifier™ 确认您的设计模型的有效性。在更新模型时，通过迭代运行分析来避免潜在的 Bug。首先配置模型以进行分析，检查分析的兼容性，并选择合适的分析模式（例如测试生成、属性证明或设计错误检测），以满足您的验证目标。您可以调整参数配置，以查看不同的参数范围如何影响分析。对于重复分析，您可以重用先前生成的模型表示，以节省时间和资源。
运行分析后，您可以生成报告并访问包含 sldvData 结构体的 MAT 文件，以便进行进一步的自定义分析或报告。有关分析结果的详细信息，请参阅管理 Simulink Design Verifier 数据文件。您还可以在结果摘要中解释目标，但请注意，由于模型复杂性、不支持的功能或分析限制，可能会出现不完整或不确定的结果。
函数
主题
模型分析基础知识
- 分析模型并解释结果
探索 Simulink Design Verifier 分析的基础知识。 - 探索分析模式在 Simulink Design Verifier
分析一个展示 Simulink Design Verifier 功能的简单模型。
- 为模型配置分析选项
在“配置参数”对话框中指定 Simulink Design Verifier 选项。 - 检查模型兼容性以进行分析
检查您的模型是否与 Simulink Design Verifier 兼容。 - 配置模型表示选项
描述如何配置模型表示选项。Simulink Design Verifier 用于分析。 - 使用自动插桩处理不兼容问题
如何使用自动插桩。 - 在分析中使用参数配置
Simulink Design Verifier 分析的参数配置。 - 共享 Simulink 缓存文件以便更快地进行分析
使用 Simulink 缓存文件共享和重用模型表示进行分析。 - Analyze Models in Parallel Using Parallel Computing Toolbox
Explains how to perform parallel analysis on multiple models using parallelfor-loop. - Resume an Incomplete Analysis
Simulink Design Verifier now automatically saves the state of an incomplete analysis, and allows you to resume later without restarting the analysis.
解释分析结果
- 查看分析结果
在 Simulink Design Verifier 结果摘要窗口中查看分析结果。 - 管理 Simulink Design Verifier 数据文件
描述 Simulink Design Verifier 数据文件的内容。 - Understanding Objective Statuses
Simulink Design Verifier reports each verification condition as an objective with a status and supporting details. - View the Simulink Design Verifier Report
Simulink Design Verifier report summarizes analysis results, including errors, test cases, and verification outcomes for your model. - 查看结果
描述 Simulink Design Verifier 报告的不同部分。 - 突出显示模型结果
描述模型上分析结果的突出显示。 - 管理 Simulink Design Verifier 框架模型
描述基本的框架模型。 - Analyze and Resolve Undecided Objective Statuses
Address undecided objectives obtained after Simulink Design Verifier analysis. - 近似值在模型分析中的作用
Simulink Design Verifier 在开始分析之前进行近似计算。
精选示例
死逻辑分析结果解析
在分析中确定死逻辑的潜在原因。
增强 MCDC 分析的分析模型
分析增强 MCDC 目标的模型。
